

埋め込みチャネルMOSキャパシタの高周波C-V特性

三宅 雅保*

High-Frequency C-V Characteristics of a Buried-Channel MOS Capacitor

Masayasu MIYAKE

ABSTRACT

High-frequency capacitance-voltage (C-V) characteristics of a buried-channel MOS capacitor have been analyzed. High-frequency capacitance of a buried-channel MOS capacitor that has a p layer at the surface of n substrate reaches a minimum value and then slightly increases to saturate in the inversion region. Poisson equation is solved numerically including hole redistribution effect by the gate-voltage change for the measurement signal. The result quantitatively explains the existence of capacitance minimum which is peculiar to a buried-channel MOS capacitor.

キーワード：埋め込みチャネルMOSキャパシタ，C-V特性，ポアソン方程式，正孔再分布

Keywords: buried-channel MOS capacitor, C-V characteristics, Poisson equation, hole redistribution

1. まえがき

LSI（大規模集積回路）は日常生活のあらゆる所で使われており，その基本デバイスであるMOSFET（MOS電界効果トランジスタ）の微細化による高性能化の研究が行われている．MOSデバイスの心臓部はMOS構造であり，これはMOSダイオードあるいはMOSキャパシタとも呼ばれる．MOSキャパシタは，MOSLSI製作プロセスを開発，評価する上で重要なデバイスであり，特に，そのC-V（容量-電圧）特性の評価は重要である．この内，表面にpn接合を持つ埋め込みチャネルMOS構造は，ディプリーション形MOSFETに，あるいは，同極ゲートCMOSのpMOSFETに使われている．このような埋め込みチャネルMOSキャパシタのC-V特性は，通常の表面チャネルMOSキャパシタのC-V特性に比べて，現象およびその物理的解

釈が複雑である．C-V特性の実験値については，前回，既に報告しており，n形基板表面にp形層を有する場合，p形層が薄ければ，過渡特性も含めて通常のn形基板の表面チャネルMOSキャパシタのC-V特性に類似であることを示した．[1]，[2] ただし，高周波C-V特性は，反転領域で容量が極小値を持つという埋め込みチャネルMOSキャパシタに特有のふるまいを示す．この高周波容量の極小値の存在は，高周波信号電圧に少数キャリア（今の場合は正孔）が全く追随しないという従来の考え方では説明できず，高周波信号電圧が印加されても変化しないのは，少数キャリアの総量であり，その濃度分布は変化しうると考えることにより定性的に説明できることを，前回の報告で示した．本報告は，前回の報告に引き続き，埋め込みチャネルMOSキャパシタの高周波C-V特性の極小値の存在を，数値計算により定量的に明らかにするものである．以下，高周波C-V特性

*電子・電気工学科

の実測値について簡単に述べ、次に、高周波C-V特性の数値計算について述べる。

2. 高周波C-V特性

2.1 MOSキャパシタの容量

MOSキャパシタの容量の定義について述べる。MOSキャパシタのゲート電極に印加する電圧を V_G 、半導体(Si)の表面電位を ψ_s 、 SiO_2 にかかる電圧を V_{ox} 、フラットバンド電圧を V_{FB} とすれば、

$$V_G = V_{ox} + \psi_s + V_{FB} \quad (1)$$

となる。従って、それぞれの増分の間には次の関係式が成立する。

$$dV_G = dV_{ox} + d\psi_s \quad (2)$$

MOSキャパシタの単位面積あたりの容量Cは、微分容量であることに注意すれば、次式となる。

$$C = \frac{dQ_G}{dV_G} \quad (3)$$

ただし、 Q_G はゲート電極に誘起された単位面積あたりの電荷密度であり、半導体に誘起された電荷密度 Q_s との間には次の関係がある。

$$Q_G = -Q_s \quad (4)$$

また、単位面積あたりの酸化膜容量を C_{ox} とすれば、

$$Q_G = C_{ox} V_{ox} \quad (5)$$

となる。

(2), (3), (4), (5) 式より、

$$\begin{aligned} \frac{1}{C} &= \frac{dV_G}{dQ_G} = \frac{dV_{ox}}{dQ_G} + \frac{d\psi_s}{dQ_G} \\ &= \frac{1}{C_{ox}} + \frac{1}{\left(-\frac{dQ_s}{d\psi_s}\right)} \\ &= \frac{1}{C_{ox}} + \frac{1}{C_s} \end{aligned} \quad (6)$$

ただし、

$$C_s = -\frac{dQ_s}{d\psi_s} \quad (7)$$

で与えられる C_s は単位面積あたりの半導体部分の容量であり、これがゲート電圧に依存するので、C-V特性が現れる。(7)式に示すように、半導体部分の容量とは、

表面電位の微小変化に対する半導体の電荷密度の変化の割合である。

2.2 実測値

本報告で測定したMOSキャパシタは、微細埋め込みチャンネル形pMOSFET[3]と同一の基板上に製作したMOSキャパシタであり、n形基板の表面付近にp形層を有する埋め込みチャンネルMOSキャパシタである。チャンネル部の正味のドーピングプロファイルは前回の報告に示している。[1] p形層の深さは450 Å、ゲート酸化膜厚は7 nmであり、ゲート電極はn+ポリシリコン(リンドーピングポリシリコン)である。図1に測定したMOSキャパシタの構造を示す。MOSキャパシタの大きさは500 x 500 μm^2 であり、酸化膜分離をした通常構造のMOSキャパシタである。




図1 MOSキャパシタの構造

Fig.1 Structure of a MOS capacitor

図2に、測定した高周波C-V特性を示す。測定周波数は100 kHzである。これは、DCバイアス電圧は平衡状態での特性、すなわちDCバイアス電圧を印加した後、十分時間が経過してからCを測定した特性である。図に示すように、Cは、正の大きい電圧で一定値になり、ゲート電圧の減少とともに減少し、一定値に飽和する。大きい正の電圧での飽和値はゲート酸化膜容量 C_{ox} に相当する。このふるまいは、n形基板の表面チャンネルMOSキャパシタの特性に類似している。このように、埋め込みチャンネルMOSキャパシタは、表面付近にpn接合があるにもかかわらず、接合がない場合に類似のC-V特性を示す。通常のn形基板を持つ表面チャンネルMOSキャパシタにおいては、正の大きい電圧で、多数キャリア(電子)がSi表面に蓄積するために、半導体部分の容量は非常に大きくなり、MOSキャパシタの容量は C_{ox} に近づく。埋め込みチャンネルMOSキャパシタにおいては、正の大きい電圧で、p形層の表面は強く反転し、電子がSi表面に蓄積しているだけでなく、p形層が薄い場合には全体が反転し、n化する。このように、p形層全体が反転するために、p形層にとっての少数キャリアである電子(n形基板にとっては多数キャリア)




図2 測定した高周波C-V特性

Fig.2 Measured high-frequency C-V characteristics

は高周波においても測定信号に対して追従できる。従って、p形層全体が反転するほどp形層が薄い場合には、表面チャネルMOSキャパシタと同様に、正の大きい電圧で容量は C_{ox} を示すことになる。ゲート電圧が減少すると、空乏層が形成されるために容量は減少する。さらにゲート電圧が減少すると、p形層に正孔が蓄積するようになる。このとき、最初に正孔が蓄積する領域は、表面ではなくp形層の内部であり、これが埋め込みチャネルという名前の由来である。そして、さらにゲート電圧が減少すると、平衡状態においては、ゲート電圧の減少はp形蓄積層の電荷を増加させるだけで、空乏層幅はほとんど変化しなくなる。このため、容量が飽和する。p形蓄積層の電荷（正孔）はp形層にとっては多数キャリアであるが、基板がn形であるために正孔の発生源としては、空乏層中あるいは表面での生成しかなく、蓄積層が形成されるのには長い時間を要する。そのため、この領域では、蓄積層の電荷は測定信号電圧に追従せず、空乏層容量のみとなるので小さい容量値に飽和する。このように、埋め込みチャネルMOSキャパシタのC-V特性は、p形層が薄い場合にはn形基板の表面チャネルMOSキャパシタの特性に非常によく似たものになる。

2. 3 埋め込みチャネルMOSキャパシタ特有のC-V特性

図3は、高周波C-V特性のn形基板から見て反転領域を拡大したものである。このように、表面チャネルMOSキャパシタとは違って、負バイアス方向での容量の飽和値 C_{sat} (263 pF) が最小値 C'_{min} (238 pF) より大きいことがわかる。すなわち、埋め込みチャ

ネルMOSキャパシタの高周波容量は、ゲート電圧を正の大きい値から負方向に変化させたとき、 C_{ox} から C'_{min} まで減少し、その後徐々に増加し C_{sat} に飽和することになる。これは、埋め込みチャネルMOSキャパシタに特有のふるまいであり、これは以下のように解釈できる。




図3 高周波C-V特性の反転領域での拡大図

Fig.3 High-frequency C-V characteristics in the inversion region

表面チャネルMOSキャパシタの空乏状態あるいは反転状態での半導体部分の高周波容量は空乏層近似で考えると、近似的に空乏層幅を厚さとする平行平板コンデンサの容量で与えられる。これは、表面電位の微小変化に対応して変化する電荷は空乏層端での多数キャリア（電子）のみであるので、空乏層中での電界変化は一定となるからである。ここで、埋め込みチャネルMOSキャパシタの高周波容量と空乏層幅との関係について考えてみる。図4は、n形基板の表面にp形層を持つ埋め込みチャネルMOSキャパシタの反転状態（n形基板から見て）での、深さ方向の電子濃度分布 $n(x)$ と正孔濃度分布 $p(x)$ の計算結果である。表面のp形層は蓄積状態で正孔濃度が高くなっており空乏層ではない。空乏層幅は図に示す W_1 である。従来、一般的に考えられているように、少数キャリア（ここでは正孔）が高周波信号電圧に全く追従しないとすると、表面電位の微小変化に対応して変化する電荷は、n形基板側に伸びている空乏層端での電子のみである。従って、この場合の空乏層近似で考えた半導体容量は、空乏層幅 W_1 ではなくて、n形基板側に伸びた空乏層端の表面からの深さ W_2 を厚さとする平行平板コンデンサの容量で与えられることになる。そして、p形層が蓄積状態では W_2 は変化しないから、この場合も表面チャネルの場合と同様に容量はゲート電圧の変化に対して一定となり、埋め込みチャネルMOSキャパシタに特有の極小値を持つというふるまいを説明できない。これは、高周波信号電圧に正孔が全く追従しないと




図4 電子濃度分布, 正孔濃度分布の計算結果

Fig.4 Calculated depth distribution of electron and hole concentrations

考えたことに原因がある。高周波信号電圧の変化に対して変化しないのは正孔の総量、すなわち、正孔の面密度である。表面チャネルMOSキャパシタでは、正孔がたまる反転層はSiのごく表面の薄い領域に限られるから、濃度分布も変化しないと考えてよいことになる。しかし、埋め込みチャネルMOSキャパシタにおいては、p形層の蓄積層（n基板から見れば反転層）の正孔濃度分布はシート状ではなく、ある幅にわたって分布している。従って、この場合は、表面電位が微小変化をしたとき、総量は変わらないが濃度分布は変化すると考えられ、正孔濃度が高くなる領域、つまりn形基板から見て反転領域で容量の値に影響を与える。前回の報告で述べたように、表面電位が微小変化をしたとき、正孔濃度分布変化は電界変化を減少させる方向に起きるので、容量値を増大させることになる。つまり、埋め込みチャネルMOSキャパシタの高周波C-V特性が極小値を持つ現象は、高周波信号に対して正孔濃度の総量は変化しないが、その濃度分布が変化するためであると考えることにより、定性的に説明できる。

3. 高周波C-V特性の数値計算

この章では、2章で定性的に考察した埋め込みチャネルMOSキャパシタの高周波C-V特性を、数値計算により定量的に求める。半導体部分の容量を求めるためには、与えられた表面電位に対する電荷密度を求めればよい。そのためには、与えられた表面電位に対して電位分布を求めることが基本となる。電位分布を決定する基本的な方程式はポアソンの方程式である。MOSキャパシタの面積は深さ方向の電位変化に比べて十分大きいので、深さ方向のみを変数とする一次元のポアソン方程式となる。

Si/SiO₂界面を原点にとり、深さ方向にx軸をとると、電位ψ(x)に対して、次のポアソンの方程式が

成立する。

$$\frac{d^2\psi}{dx^2} = -\left(\frac{q}{\epsilon_0\epsilon_s}\right)(N_D(x) - N_A(x) + p(x) - n(x)) \quad (8)$$

ここで、N_Dはドナー濃度、N_Aはアクセプタ濃度、pは正孔濃度、nは電子濃度、qは素電荷（1.6 × 10⁻¹⁹ C）、ε₀は真空の誘電率、ε_sは半導体の比誘電率（Siの場合は11.8）である。

平衡状態でのp(x)、n(x)は次式で表される。

$$n(x) = n_i \exp\left(\frac{q\psi}{kT}\right) \quad (9)$$

$$p(x) = n_i \exp\left(-\frac{q\psi}{kT}\right) \quad (10)$$

ここで、n_iは真性キャリア濃度、kはボルツマン定数、Tは絶対温度である。

通常、電位ψはxが十分大きい点を0とするが、(8)、(9)、(10)式におけるψは、xが十分大きい点で(9)、(10)式が成立するように定める点に注意する必要がある。従って、ψ_sは

$$\psi_s = \psi(0) - \psi(\infty) \quad (11)$$

となる。

まず、DCバイアス電圧に相当する状態を計算する。この状態は平衡状態であるので、(9)、(10)式を満足するような解を求めればよい。すなわち、あるψ_s=ψ_{s1}に対して、(8)、(9)、(10)式を数値計算により解けばψ(x)を求めることができ、その結果からQ_s(ψ_{s1})を求めることができる。ここでは、有限差分法を用いて数値計算を行った。表面から十分深い深さDまでを解析領域とし、その間を(n+1)等分のメッシュに刻む。境界条件としては、境界の電位の値、すなわち、ψ(0)=ψ₀およびψ(D)=ψ_{n+1}が固定されている。この条件の下で、座標x₁, x₂, ..., x_nでの電位の値ψ₁, ψ₂, ..., ψ_nを計算する。そのために、初期解ψ⁽⁰⁾を与え、ニュートン法を用いた逐次近似により次の近似解を求め、これを繰り返すことにより最終的な解を求める。初期解ψ⁽⁰⁾は次の式を用いた。[4]

$$\psi^{(0)}(x) = \pm \left(\frac{kT}{q}\right) \ln \left[\left| \frac{N}{2n_i} \right| + \left(1 + \left(\frac{N}{2n_i} \right)^2 \right)^{1/2} \right] \quad (12)$$

ただし、

$$N(x) = N_D(x) - N_A(x) \quad (13)$$

で、(12)式の複号は、 N が+のとき+、-のとき-をとるものとする。

以上により、DCバイアスに相当する電位分布、電子濃度分布、正孔濃度分布等を計算できる。

次に、容量を計算する方法を述べる。容量を計算するには、 ψ_s を微小に増加させ、 $\psi_s = \psi_{s1} + \Delta\psi_s$ に対して計算を行い $Q_s(\psi_{s1} + \Delta\psi_s)$ を求めれば、(7)式により $C_s(\psi_{s1})$ を計算できる。ただし、この微小変化が高周波信号電圧に相当するので、微小変化後の状態は平衡状態ではなく、少数キャリアに対する式である(10)式が成立しない。そのとき、少数キャリアである正孔濃度がどのように表されるかが問題である。従来の考え方は、正孔濃度分布が高周波信号電圧によって全く変化しないというものである。すなわち、 $Q_s(\psi_{s1})$ は上と同様に計算するが、 $Q_s(\psi_{s1} + \Delta\psi_s)$ を計算するときには、少数キャリアである正孔濃度は $\psi_s = \psi_{s1}$ のときの値を用いる。つまり、正孔濃度分布はDC電圧によって決まり、 ψ_s を $\Delta\psi_s$ 変化させても変化しないと考える。

以上述べた方法によりn形基板の埋め込みチャンネルMOSキャパシタのC-V特性を計算した結果を述べる。簡単のために、不純物濃度分布は深さ方向に一定とし、高周波特性に極小値が現れるかどうか検討した。 $N_D = 1$

$\times 10^{16} \text{ cm}^{-3}$, $N_A = 2 \times 10^{17} \text{ cm}^{-3}$, p形層の厚さ、

すなわちpn接合の深さは500 Å, ゲート酸化膜厚は20 nmとした。また、ゲート電極とn形基板との間に仕事関数差はないとした。なお、p形層の厚さは薄く、正方向のゲート電圧でp形層全体が反転するような条件とした。すなわち、高周波の容量計算においては、電子は高周波信号に追従し、正孔は追従しないとした。図5に計算した高周波C-V特性の反転領域での拡大図を示す。ゲート電圧が減少するにつれて容量は減少し一定値に飽和する。この特性は表面チャンネルMOSキャパシタの特性と同様であり、実験で得られた極小値を持つという特性は得られていない。

次に、正孔濃度分布が高周波信号電圧の変化に対して変化するという考え方で容量を計算する。どのような式に従って変化するかが問題であるが、これに対しては、正孔の擬フェルミポテンシャルが深さ方向に一定になるという考え方が妥当であると考えられる。[5] 平衡状態においては、 n , p は(9), (10)式で与えられるが、非平衡状態では成立しない。電子の擬フェルミポテンシャルを ϕ_{Fn} , 正孔の擬フェルミポテンシャルを ϕ_{Fp} とすると、非平衡状態も含めて、 n , p は次式で与えられる。




図5 従来の考え方で計算した埋め込みチャンネルMOSキャパシタの高周波C-V特性

Fig.5 High-frequency C-V characteristics of a buried-channel MOS capacitor calculated by the conventional method

$$n(x) = n_i \exp\left(\frac{q(\psi - \phi_{Fn})}{kT}\right) \quad (14)$$

$$p(x) = n_i \exp\left(-\frac{q(\psi - \phi_{Fp})}{kT}\right) \quad (15)$$

平衡状態では、 $\phi_{Fn} = \phi_{Fp} = \phi_F$ であり、 ϕ_F は場所によらない定数となり、これがフェルミポテンシャルである。(9), (10)式においては、そのフェルミポテンシャルを電位の基準としており、 $\phi_F = 0$ とされている。非平衡状態においては、一般的には ϕ_{Fn} , ϕ_{Fp} は場所の関数であるが、今の場合は、n形基板の多数キャリアである電子は平衡状態になるので、 ϕ_{Fn} は一定値になる。それを電位の基準とし、 $\phi_{Fn} = 0$ とする。そして、 ϕ_{Fp} は0ではないが、場所によらない一定値になるというのが、上に述べた仮定である。

以上の考え方で容量を計算する過程は、次のとおりである。DCバイアス電圧に相当する ψ_{s1} で、平衡状態の解を求める。そのときの単位面積あたりの電荷密度 $Q_s(\psi_{s1})$ と、単位面積あたりの正孔密度 $P_{sq}(\psi_{s1})$ を求める。次に、 $\psi = \psi_{s1} + \Delta\psi_s$ でのポアソンの方程式を解く。このとき、(14), (15)式を用いる。ただし、 $\phi_{Fn} = 0$ とし、 ϕ_{Fp} はある値を仮定する。その結果から正孔密度 P_{sq} を求め、先に求めた平衡状態での $P_{sq}(\psi_{s1})$ と比較する。 ϕ_{Fp} をある範囲で変化させて同様な計算を行い、 P_{sq} が $P_{sq}(\psi_{s1})$ に等しくなる ϕ_{Fp} を求める。 ϕ_{Fp} がその値のときが実際に起きている状態である。そのときのポアソンの方程式の解から、電荷密度 $Q_s(\psi_{s1} + \Delta\psi_s)$ が求まる。以上の結果から、半導体部分の容量 C_s

を求めることができる。

以上の考え方で、図5に示したものと同一構造の埋め込みチャンネルMOSキャパシタについて、正孔の再分布を考慮した計算を行った。図6は、 $\Delta\psi_s = 0.02\text{ V}$ としたときの、正孔の擬フェルミポテンシャル ϕ_{FP} がゲート電圧によってどのように変化するかを計算したものである。空乏状態では、 ϕ_{FP} は 0.016 V 程度であり、ゲート電圧が減少するにつれて、すなわち、p形層が蓄積状態（n形基板から見れば反転状態）になるに従い増大し、 0.02 V に近づいていくことがわかる。




図6 ϕ_{FP} のゲート電圧による変化
Fig.6 Dependence of ϕ_{FP} on gate voltage

DCバイアスに相当する表面電位 $\psi_{s1} = -0.74\text{ V}$ ($V_G = -0.57\text{ V}$ に相当)のときの深さ方向の正孔濃度分布の計算結果を図7に示す。丸印は、 $\psi_s = \psi_{s1}$ の値。三角印は、 $\psi_s = \psi_{s1} + \Delta\psi_s$ の値である。ただし、 $\Delta\psi_s = 0.02\text{ V}$ とした。図に示すように、正孔濃度分布は、深さが 210 \AA 付近にピークを持つ。そして、 ψ_s を 0.02 V だけ増加させたとき、表面付近では、正孔濃度が下がり、ピークより深い場所ではわずかに正孔濃度が大きくなっている。つまり、正の $\Delta\psi_s$ に大して、正孔濃度分布は深い方向にわずかに移動していることがわかる。これは、前回の報告で定性的に考察した結果と一致しており、上に述べた数値計算により定量的な検討が可能となったことを示す。このように、高周波信号電圧に相当する $\Delta\psi_s$ により、総量は変化しないで正孔濃度分布が変化することが明らかとなった。このことが、半導体の容量値に影響を与える。図8は、このようにして計算したC-V特性を示す。図は、反転領域を中心として拡大したものである。丸印が正孔の再分布を考慮したもので、四角印は、図5に示した結果、すなわち、正孔濃度分布は全く変化しないとしたものである。このように、正孔の再分布を考慮したものは、ゲート電圧が 0 V 付近




図7 深さ方向の正孔濃度分布
Fig.7 Depth distribution of hole concentration




図8 埋め込みチャンネルMOSキャパシタの高周波C-V特性の計算値
Fig.8 Calculated high-frequency C-V characteristics of a buried-channel MOS capacitor

に極小値を持ち、 0 V 付近から減少すると容量は増大していることがわかる。このように、正孔の擬フェルミポテンシャルの値を求める方法により高周波信号電圧に対する正孔濃度分布の変化を計算でき、それを用いて容量を計算することにより、埋め込みチャンネルMOSキャパシタに特有の現象である高周波C-V特性における極小値の存在を定量的に明らかにすることができた。

図9に、埋め込みチャンネルMOSキャパシタの表面p形層の不純物濃度の違いによる高周波C-V特性の違いを示す。不純物濃度は、 1×10^{16} 、 1×10^{17} 、 $2 \times 10^{17}\text{ cm}^{-3}$ の3種類について示しており、図9(a)は全体図、図9(b)は反転領域を中心とした拡大図であ




図9 高周波C-V特性のp形層不純物濃度の違いによる変化

Fig.9 Change in high-frequency C-V characteristics due to change in impurity concentration in the p region

る。図9 (a) に示すように、p形層の不純物濃度が大きくなるにつれて、高周波C-V曲線はゲート電圧の正の方向にシフトする。図9 (b) に示すように、不純物濃度が大きくなるほど、極小値の存在が顕著になる。不純物濃度が $1 \times 10^{16} \text{ cm}^{-3}$ では、極小値はほとんど見えない。これは、p形層の不純物濃度が大きくなるほど正孔がより深い場所まで分布するようになるため、すなわち、チャンネルがより深くに埋め込まれるようになるためである。つまり、埋め込みチャンネルの割合が大きくなると、正孔がより大きく再分布するためである。

p n接合のない通常の表面チャンネルMOSキャパシタでは、反転層のキャリア分布、すなわち、n形基板の場合には正孔濃度分布は、Si表面に強く局在している。つ

まり、シート状になっているため、再分布はほとんどおきない。n形基板の不純物濃度が $1 \times 10^{16} \text{ cm}^{-3}$ の表面チャンネルMOSキャパシタについて、正孔の再分布を考慮した場合とそうでない場合での高周波C-V特性の比較をしたものを図10に示す。このように、両者はほぼ同一である。ただし、図に示すように、再分布を考慮した場合の方が反転領域での容量は、ほんのわずかに大き




図10 表面チャンネルMOSキャパシタの高周波C-V特性の計算値

Fig.10 Calculated high-frequency C-V characteristics of a surface-channel MOS capacitor

い。これは、厳密にいうと、表面チャンネルでも少数キャリアの再分布を考慮する必要があることを示している。

4. まとめ

表面付近にp n接合を持つ埋め込みチャンネルMOSキャパシタの高周波C-V特性について解析した。n形基板表面にp形層を有する埋め込みチャンネルMOSキャパシタの高周波C-V特性は、n形基板から見て反転領域で、容量が極小値を持つという埋め込みチャンネル特有の特性を持つ。この特性は、高周波信号電圧に対して少数キャリア（正孔）が全く追従しないという従来の考え方では説明できない。高周波信号電圧に対して変化しないのは正孔の総量であり、その濃度分布は変化し得るという考えて、ポアソンの方程式を数値計算で解くことにより、高周波C-V特性を計算した。高周波信号電圧に相当する表面電位の微小変化に対して、正孔の擬フェルミポテンシャルが深さ方向に一定で変化するというモデルで数値計算を行った結果、反転領域で容量が極小値を持つという特性を定量的に説明することができた。また、この極小値は、表面p形層の不純物濃度が高いほど顕著に現れることを明らかにした。

参考文献

- [1] 三宅雅保, "埋め込みチャネルMOSキャパシタのC-V特性", 福山大学工学部紀要, 25, 1 (2001)
- [2] 三宅雅保, "埋込みチャネルMOSキャパシタの高周波C-V特性", 電子情報通信学会論文誌, J85-C, No. 6, 462 (2002)
- [3] M. Miyake, T. Kobayashi, and Y. Okazaki, "Subquarter-micrometer gate-length p-channel and n-channel MOSFETs with extremely shallow source-drain junctions, " IEEE Trans. Electron Devices, 36, 392 (1989)
- [4] R. W. Klopfenstein and C. P. Wu, "Computer solution of one-dimensional Poisson's equation," IEEE Trans. Electron Devices, ED-22, 329(1975)
- [5] J. T. Watt and J. D. Plummer, "Efficient numerical simulation of the high-frequency MOS capacitance," IEEE Trans. Electron Devices, ED-34, 2214(1987)